チップ識別構造体を有する垂直積層可能なダイ

Abstract

チップ識別構造体を有する垂直積層可能なダイが開示される。特定の実施形態では、チップ識別子及び他のデータと通信するための第1貫通シリコンビアを備えるダイを含む半導体デバイスが開示される。半導体デバイスはまた、外部電気接続部にそれぞれ配線で接続された少なくとも2つの貫通シリコンビアを備えるチップ識別構造体を含む。半導体デバイスは更に、チップ識別構造体に結合されたチップ識別復号ロジックを含む。半導体デバイスは、別のデバイス又はマザーダイであるホストデバイスに対するインターフェースを更に含む。

Claims

Description

Topics

    Download Full PDF Version (Non-Commercial Use)

    Patent Citations (6)

      Publication numberPublication dateAssigneeTitle
      JP-2001273755-AOctober 05, 2001Toshiba Corp, 株式会社東芝半導体装置及び半導体モジュール
      JP-2003101245-AApril 04, 2003Ind Technol Res Inst, 財団法人工業技術研究院積層回路の形成方法および形成装置
      JP-2005122823-AMay 12, 2005Elpida Memory Inc, エルピーダメモリ株式会社Semiconductor device and control method of semiconductor chip
      JP-2005340389-ADecember 08, 2005Renesas Technology Corp, 株式会社ルネサステクノロジSemiconductor device and manufacturing method thereof
      JP-2007536581-ADecember 13, 2007メンター・グラフィクス・コーポレーションプロセス変動バンドを用いた集積回路レイアウト設計法
      JP-H08288333-ANovember 01, 1996Advanced Micro Devices Inc, アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドProgram for automatizing build sheet operation, system for automatizing build sheet, and method for build sheet

    NO-Patent Citations (0)

      Title

    Cited By (3)

      Publication numberPublication dateAssigneeTitle
      US-9773527-B2September 26, 2017Toshiba Memory CorporationSemiconductor device
      WO-2016042603-A1March 24, 2016株式会社東芝半導体装置
      WO-2017026350-A1February 16, 2017国立研究開発法人産業技術総合研究所セキュリティ機能を有する回路を含む半導体デバイス